随着物联网、人工智能、智能汽车以及大数据等新兴市场的发展，各类电子设备对数据感知、传输、存储、处理的需求不断提高，推动着 IP 与 IC 设计市场的持续增长。数据显示，2022 年全球芯片IP市场规模为66.7亿美元，到2025年半导体IP市场规模将超过100亿美元。处于芯片设计产业的上游核心环节，IP 的开发及使用可有效降低芯片开发成本、缩短芯片开发周期、提升产品竞争力。
以IP复用和Chiplet 为基础的 SoC 设计将成为集成电路行业的重要发展方向，本届论坛将邀请国内外 IP 开发商和 IC 设计专家为观众分享新的IP技术和IC设计趋势，以及 IC设计工程师面临的挑战和解决方案。
- Time
- Agenda
13:30-13:50
观众，嘉宾签到，展台交流
13:50-14:00
主持人开场
14:00-14:30
AI 在系统设计及仿真中的应用
- 王辉，Cadence 资深技术支持总监
主要介绍Cadence AI 工具在系统设计及仿真工具的应用。为了应对高速设计挑战，面对复杂的系统设计参数，Optimality能够利用自我学习功能快速找到最优的参数选择，并且根据结果给出参数的权重。可以结合参数在制造上的误差，看到结果的偏差范围。相对于传统的方法，可以在2-3天内完成传统专家4-5周的工作量。
负责Cadence公司大中华区的PCB、封装设计及多物理场仿真工具的技术支持, 在系统设计及仿真领域拥有超过25年的工作经验。
曾出版过《Cadence系统级封装设计 - Allegro SiP/APD设计指南》一书，这是中国市场第一本关于封装设计的专业书籍。与他人合作出版《Cadence印刷电路板设计 - Allegro PCB Editor设计指南》，该书被业界誉为PCB设计工程师的”红宝书“。合作出版《Cadence高速电路设计 - Allegro Sigrity SI/PI/EMI设计指南》。
14:30-15:00
芯原基于Chiplet的高性能系统级芯片解决方案和先进封装技术
- 汪志伟，芯原执行副总裁，定制芯片平台事业部总经理
汪志伟先生自2019年加入芯原，现任公司执行副总裁、定制芯片平台事业部总经理，负责公司一站式芯片定制业务相关研发工作。汪志伟先生拥有超过20年的SoC行业经验。在加入芯原之前，汪志伟先生曾在Yuneec担任集团副总裁、董事，并负责集团无人机产品的研发工作，成功地领导了公司多款消费级和行业级的无人机产品的研发。自2011年到2017年，汪志伟先生在Marvell担任多媒体部门大中国区资深研发总监，负责多媒体SoC芯片软件开发和多媒体芯片业务全球客户支持工作，成功带领团队开发了业界领先的Google TV, Android机顶盒以及媒体播放盒的整体解决方案。此前，汪志伟先生还曾效力于Broadcom宽带、AMD数字电视部门，以及从事MPEG音视频编解码SoC芯片设计的硅谷创业公司Wischip，担任软件开发高级经理、开发经理等职务。
汪志伟先生在浙江大学获得计算机科学与技术硕士学位，在四川大学获得计算机软件学士学位。
15:00-15:30
大规模（1000+端口）和超宽带（100GB+大小）S参数高速接口的下一代信号完整性解决方案
- Charlie Jeung博士，CEO of Huwin
HuwinACVS由SimNX引擎驱动，为下一代高速Interposer/PKG/Board（如HBM，UCIe和PCIe）提供精确的分析。它可以无缝地处理1000+端口和100GB+文件大小的大规模s参数，自动化分析和报告过程。该解决方案提供全面的结果，包括损耗、反射、串扰、TDR/TDT、眼图和误码率，确保高速设计的效率和准确性。会议期间将展示实际应用示例。
博士。
韩国ANSOFT/ANSYS应用工程师（1999-2010）
Huwin首席执行官（2010-至今）
15:30-16:00
Chiplet封装设计中SI挑战及应对
- 邓俊勇，巨霖科技副总经理
16:00-16:30
设计与验证EDA全流程：规划、设计与验证
- 林廷容，比昂芯研发总监
芯粒作为后摩尔时代的重要技术路线，通过多芯片异构集成来实现功能和性能的持续拓展。然而，目前芯粒设计的方法和工具还不够成熟。第一，工具自动化挑战：当前国内外的EDA自动化设计布通率不高，需大量人工协助。第二，多物理仿真瓶颈：现有基于场求解器的多物理仿真工具，往往需要进行版图裁切，仿真时间过长，且不适用于非完整设计。第三，设计与验证分离：当前设计与验证的碎片化流程，需要大量设计-验证-设计的迭代流程，设计周期过长，甚至无法收敛。本报告将针对上述痛点，介绍芯粒设计EDA全流程。第一，物理规划：在重点考虑散热，供电和可布通率情况下的系统生成与物理规划。第二，AI驱动的多物理评估：我们进一步提出一种数据驱动和AI加速的多物理评估模型，以快速地预测和优化多物理仿真的性能。第三，可收敛设计：我们利用上述模型，实现物理设计与验证的融合，利用左移设计的思想，达成可收敛设计。
台湾大学电气工程学士，美国普林斯顿大学电气工程博士。现任职深圳市比昂芯科技研发总监、芯粒CAD和制造浙江省工程研究中心核心成员，负责模拟电路敏捷设计的EDA工具开发和其他AI驱动的芯粒EDA工具。
16:30-17:00
EDA加速AI时代 Chiplet集成系统的设计仿真
- 黄晓波，芯和半导体技术市场总监
随着 AI 技术的快速发展，对算力的需求呈指数级增长。Chiplet 集成系统作为一种新兴的芯片设计范式，能够有效提升芯片性能、降低成本并缩短开发周期，成为 AI 时代的重要硬件解决方案之一。然而，Chiplet 集成系统的设计仿真面临着前所未有的挑战，传统的EDA工具和方法难以满足其复杂性和规模需求。本次分享将探讨如何基于STCO理念构建一站式EDA解决方案，加速Chiplet 集成系统的设计仿真，端到端助力AI硬件设施的实现。
2011年获香港中文大学电子工程系博士学位，研究领域包括微波与电磁场技术、毫米波LTCC阵列天线、高频介质滤波器及半导体无源集成器件IPD等方向，发表多篇IEEE Transaction、IEEE Letters等期刊论文，拥有12年以上的ICT领域产品和管理经验。现任芯和半导体技术市场部总监，负责EDA应用推广及生态建设，助力加速下一代智能电子系统实现和EDA产业自主发展。