社会数字化转型与摩尔定律放缓，是EDA与IC 设计行业变革的契机；越来越多的系统级企业开始有更迫切、更定制化的芯片设计需求；与此同时，地缘政治与全球范围内的行业不确定性，令区域性的 EDA 企业有了不同以往的发展机会；加上芯片有着上云、chiplet 与异构化、DSA 化等诸多发展趋势，未来芯片的千倍性能提升成为目标。
EDA与IC设计论坛旨在为参与IC设计环节的诸多企业——包括提供EDA工具、IP解决方案等组成部分的市场参与者，以及对 EDA 和测试工具、IP 内核、晶圆代工服务有需要的IC设计公司技术决策者——提供沟通与交流的平台，探讨IC设计市场与技术趋势。
- Time
- Agenda
8:00-8:50
观众，嘉宾签到，互动交流，展览参观
8:50-9:00
主持人开场
9:00-9:30
智能化、自动化、前移化—Cadence全栈式提效方案拆解
- 蔡准 ，Cadence技术支持总监
随着集成电路设计复杂度与规模呈指数级增长，传统设计流程面临效率瓶颈与迭代成本激增的挑战。Cadence以“智能化、自动化、前移化”为核心，通过全栈式技术革新重构设计范式，助力芯片设计全流程效率跃升。
本演讲将深度拆解Cadence在集成电路设计实现各环节的突破性方案：
1. 智能化驱动创新：基于AI/ML的生成式设计工具实现电路设计与实现的自动优化，加速设计指标实现；AI增强的混合验证技术加速覆盖率收敛。
2. 自动化贯通流程：针对层次化设计、ECO和签核等传统高人力投入环节，通过智能约束驱动与增量式优化引擎，实现多环节自动对齐与闭环优化，缩短迭代周期30%以上。
3. 前移化打破壁垒：基于多域协同平台，使用统一的数据模型和实现引擎，在项目更早期进行性能拥塞预测、功耗热点分析、约束与设计规则检查，避免后期颠覆性修改。
此外，Cadence通过云端弹性算力集成，进一步释放资源利用率与协同效率。Cadence致力于“数据智能+流程重构”的体系化提效，为集成电路设计迈向更高复杂度与敏捷开发提供核心动能。
作为Cadence中国区负责数字实现与签核产品线的技术支持总监，蔡准深耕半导体行业已有20余载。在Cadence的八年中，他参与和负责过多个国内头部厂商的高性能核的设计实现，对芯片设计生态有着全景式的认知。在加入Cadence之前，还曾在MediaTek等公司有过丰富的项目经历。蔡准拥有清华大学学士学位和北京大学硕士学位。
9:30-10:00
全面赋能行业场景，实现算力提速——更高效、智能的玄铁处理器家族
- 盛仿伟，阿里巴巴达摩院玄铁 RISC-V 高级技术专家
10:00-10:30
从智能手机到智能座舱：Imagination GPU技术革新
- 孙千喆，Imagination中国区应用工程师经理
孙千喆，硕士毕业于南安普顿大学片上系统专业，于2019年加入Imagination公司，主要负责中国区GPU的售后支持工作，加入Imagination之前，在多家公司积累了丰富的硬件研发经验
10:30-11:00
全新端侧AI解决方案，助力构建智能物联网创新底座
- 毛卫洋，安谋科技高级业务发展经理
DeepSeek的火爆出圈推动端侧AI加速渗透至物联网等场景，这也使得芯片处理能力面临多重挑战，如算力需求激增、场景适配复杂化、能效约束严苛等。全新的Armv9 AI计算平台，以新一代Cortex-A320 CPU和领先的Ethos-U85 NPU为核心，深度契合AIoT技术的演进需求。此外，安谋科技将发布的最新一代自研“周易”NPU采用专为大模型特性优化的架构设计，通过软硬件协同优化为用户带来突破性的端侧算力体验。安谋科技持续将领先的Arm技术方案与自研产品创新融合，为合作伙伴提供差异化的算力解决方案，助力夯实AIoT创新底座。
毛卫洋 先生，曾先后供职于意法半导体、摩托罗拉等国际知名企业，于2011年加入安谋科技，长期负责Arm技术和生态推广工作，对Arm架构产品和生态优势有深入理解，目前担任安谋科技高级商务拓展经理。毛卫洋拥有北京大学学士和硕士学位。
11:00-11:30
边缘计算新范式：AI 加速 IP赋能泛物联网领域
- 张涛，锐成芯微业务开发副总监
边缘计算与 AI 技术的深度融合，正重塑泛物联网的未来图景。作为集成电路 IP 设计领域的创新者，锐成芯微以 "边缘智能引擎" 为定位，通过自主研发的 各类高性能 IP，支撑物联网设备赋能更强的本地化智能决策能力作。
张涛，锐成芯微业务开发副总监，曾先后任职Source photonics 高级Firmware 工程师，华为光网络高级SW工程师，德州仪器(TI)MGTS，卓胜微SOC产品线经理。在通信物联网和无线射频SoC领域有丰富的研发和市场经验。
11:30-12:00
定制化时代的开放架构：RISC-V芯片定制化Turn-Key解决方案
- 杨凯，灿芯半导体市场总监