随着数字经济的高速发展,从需求端倒逼集成电路变得越来越复杂,作为集成电路领域上游基础工具,EDA软件贯穿于集成电路设计、制造、封测等环节,是集成电路产业不可或缺的核心要素之一。同时,未来模块化设计趋势、产品协议迭代、功能集成增加以及Chiplet 行业趋势的推动下,IP需求将得到持续支撑。

EDA/IP与IC设计论坛旨在为参与IC设计环节的诸多企业——包括提供EDA工具、IP解决方案等组成部分的市场参与者,以及对 EDA 和测试工具、IP 内核、晶圆代工服务有需要的 IC 设计公司技术决策者——提供沟通与交流的平台,探讨IC设计市场与技术趋势。

演讲嘉宾

KEYNOTE SPEAKERS
  • 万理
    Cadence高级客户技术经理
  • 赖诚
    芯瑞微 (上海)电子科技有限公司产品总监
  • 程明明
    Andes晶心科技技术服务经理
  • 唐睿
    奎芯科技 市场及战略副总裁
  • 苏周祥
    芯和半导体技术支持总监
  • 吴滔
    思尔芯S2C副总裁
  • 叶斌
    安谋科技高级产品经理
  • 张润捷博士
    杭州行芯科技有限公司高级产品工程师
  • 刘好朋
    芯耀辉技术支持总监
  • 陶然
    芯行纪科技有限公司资深业务总监
  • 邢千龙
    英诺达前端设计服务负责人
  • 张大成
    速石科技高级解决方案技术顾问
  • 尹志
    高级应用工程师
  • 祝俊东
    奇异摩尔产品及解决方案副总裁

活动日程

AGENDA
  • 时间
  • 主题和嘉宾

08:00-08:50

观众,嘉宾签到,互动交流,展览参观

08:50-09:00

主持人开场

09:00-09:30

大数据+AI分析,Cadence JedAI平台启动EDA发展新引擎 More+

  • 万理,Cadence高级客户技术经理More+
现如今大规模SoC的设计和验证流程中,每天都会有海量的数据产生。Cadence Joint Enterprise Data and AI (JedAI) Platfor使工程师能够从大量的芯片设计和验证数据中收集有用的智能化信息,为新一代 AI-Driven 的设计和验证工具打开了大门,从而极大地提高生产力以及功耗、性能和面积(PPA)结果。通过Cadence JedAI Platform,Cadence 将统一旗下各种 AI 平台的大数据分析——包括Verisium™ 验证、Cerebrus™ 实现和 Optimality™ 系统优化,及其他第三方硅生命周期管理系统。利用 Cadence JedAI Platform,用户可以轻松管理设计复杂性越来越高的新兴消费、超大规模计算、5G 通信、汽车电子和移动等相关应用。客户在使用 Cadence 模拟 / 数字 / PCB 实现、验证和分析软件(甚至第三方应用)时,都可以通过 Cadence JedAI Platform 来统一部署其所有的大数据分析任务。
a) 现任Cadence 产品技术销售经理 b) 历任Synopsys设计服务部工程经理,Verisilicon数字实现部技术专家,在芯片实现方面有超过10年经验 c) 电子科技大学微电子学硕士,微电子学学士

09:30-10:00

后摩尔时代的多源异构芯片封装热仿真技术探讨 More+

  • 赖诚,芯瑞微 (上海)电子科技有限公司产品总监More+
在后摩尔时代,Chiplet将以另一种形态来延续摩尔定律的价值,尽管Chiplet技术具备大幅提升良率、降低设计成本、以及提升效率的优点,但是Chiplet在芯片封装设计方面也会带来更多的挑战,例如信号完整性设计、热设计和电性能设计,其中更为突出的挑战则是Chiplet的热设计。Chiplet将在芯片内部构建一个十分复杂的热传递系统,伴随着高热损耗的功率,这个复杂的系统将呈现复杂的温度分布和更多的局部热点。本次我们将探讨如何通过热流固耦合仿真,实现复杂的封装内部系统的温度分布计算。
赖诚,先后于中广核苏州热工研究院、先进能源科学与技术广东省实验室、芯瑞微(上海)电子科技有限公司,分别担任研发工程师、科技项目主管和高级产品经理,现任职西安芯瑞微电子信息技术有限公司总经理,主要负责芯瑞微流体和热仿真产品研发和产品市场运营,深耕先进多物理场仿真技术等领域,担任第一届中国工程计算软件发展论坛副秘书长,并发表多篇基于数值模拟和仿真技术理论的SCI/EI级别学术论文。

10:00-10:30

Andes RISC-V架构软件解决方案简介 More+

  • 程明明,Andes晶心科技技术服务经理More+
RISC-V以开源、精简及可扩充性等特点受到市场的欢迎,采用RISC-V架构的芯片出货量超过100亿颗。Andes作为RISC-V处理器IP的领导厂商,基于多年处理器IP设计经验的积累,除有充满竞争力的处理器IP外,还有能充分释放处理器性能的软件方案,软件方案包括底层的工具链,到操作系统适配,再到上层的集成开发环境等。
2018年加入晶心科技,目前担任技术服务经理,负责华东地区售前与售后产品技术支持工作。

10:30-11:00

奎芯M2Link Chiplet D2D 赋能高性能计算 More+

  • 唐睿,奎芯科技 市场及战略副总裁More+
后摩尔时代,Chiplet由于其高性能、低功耗、高面积使用率以及低成本受到广泛关注,在延续摩尔定律的“经济效益”方面被寄予厚望。由于Chiplet 产品形态多样,标准各异,2022年8月科技巨头们积极布局Chiplet并推出相关产品,共同成立了Chiplet标准联盟,正式推出了通用Chiplet的高速互联标准“UCIE”。 而奎芯可以提供整个计算体系,尤其是节点内的统一的互联方案--M2Link。在chiplet的die2die互联,支持最新的ucie的协议以及未来的中国标准,将会赋能高性能计算以先进技术推动集成电路产业突破性发展。
教育经历:2000年在复旦大学电子工程系获学士学位; 2006年在美国东北大学获集成电路方向博士学位; 2015年在斯坦福大学获管理科学硕士学位。 工作经历: 曾任甲骨文、苹果公司等知名公司的芯片设计领域的研发工作,后在中国移动硅谷,京东方美国,韩国公司FuriosaAI Inc担任战略投资和全球商业拓展负责人。

11:00-11:30

Chiplet技术与设计挑战 More+

  • 苏周祥,芯和半导体技术支持总监More+
异构集成的先进封装毫无疑问已经成为后摩尔时代推动半导体产业向前发展的最重要引擎之一。Chiplet作为先进封装技术的重要应用,成为工艺缩微接近极限和制造成本高企之下的另一条实现性能升级的路径,在先进制程发展受限的情况下,被寄望为中国半导体产业突破口之一。此次的演讲将深入浅出地演绎Chiplet技术的特色、在设计中面临的挑战以及解决之道。
现任芯和半导体技术支持总监 2013年加入芯和,先后参与了先进封装的EDA仿真软件的开发,并对客户提供售前和售后的技术支持,同时组建并管理芯和半导体的FAE团队。 在高速系统、先进封装等领域拥有超过10年的工作经验。他的研究方向主要是信号完整性、电源完整性和计算电磁学。

11:30-12:00

异构验证助力先进SoC设计,多种方法提升验证效率 More+

  • 吴滔,思尔芯S2C副总裁 More+
在先进工艺下,异构计算架构正逐渐成为设计芯片的主流,不同的运算单元有不同的架构设计,对信息流也有不同的处理方式,这些都需要针对其特性使用不同验证的方法学。思尔芯的构设计、软件仿真、硬件仿真、原型验证工具最新的验证技术,整合多种验证方法,不断创新验证工具和验证流程,以确保设计出正确的芯片。
吴滔,原型验证领域资深技术专家,现任思尔芯副总裁, 主管思尔芯IP开发部和应用工程部。吴滔先生自04年加入思尔芯,拥有近20年的原型验证系统及EDA领域从业经验,一直专注于使用FPGA原型系统及辅助EDA工具来加速ASIC/SoC 设计与验证的领域。

12:00-12:30

新一代“周易”NPU赋能高算力AI应用 More+

  • 叶斌,安谋科技高级产品经理More+
随着边缘计算、智能汽车产业的蓬勃发展, 各细分场景对于所需要处理的图像分辨率要求已越来越高。安谋科技自研新一代“周易”NPU不仅在算力、精度、灵活性等方面进行了大幅提升,更针对车载、边缘计算等特定场景进行了专门优化,为智能汽车、AI、物联网等新兴领域不断迭代的计算需求提供更完善的解决方案。
叶斌先生毕业于浙江大学光电系。现任安谋科技高级产品经理,主要负责NPU IP产品定义及推广工作。叶斌先生在深度学习、视觉图像、DSP和嵌入式软件等领域具有10余年经验,先后从事产品研发、项目管理、技术支持等岗位。

12:30-14:00

中午休息,展览参观

14:00-14:30

先进工艺下芯片EMIR-Power-Thermal协同分析EDA解决方案 More+

  • 张润捷博士,杭州行芯科技有限公司高级产品工程师More+
先进工艺下,芯片复杂度呈指数级上升,设计收敛面临更多挑战。本文介绍行芯针对先进工艺芯片signoff环节的协同分析解决方案,加快PPA目标收达成。
美国弗吉尼亚大学博士 功耗及热分析领域行业专家 曾在IBM,甲骨文等知名科技企业主导EDA研发

14:30-15:00

国产先进工艺完整IP解决方案赋能产业数字化

  • 刘好朋,芯耀辉技术支持总监More+
刘好朋先生拥有近20年IP产品研发和管理经验,有着丰富的从IP产品到系统的技术经验,并且掌握IP行业及生态系统最新技术和应用趋势。 曾任新思科技中国区IP技术支持经理、解决方案高级经理等职务。2007年作为首位IP工程师加入新思科技中国,开辟和支持了众多本土设计和制造企业,获得过新思科技全球杰出员工等荣誉。之前曾服务于海思半导体,主要负责IP设计和实现。

15:00-15:30

构建新一代数字实现EDA平台 More+

  • 陶然,芯行纪科技有限公司资深业务总监More+
伴随着垂直应用市场的多元化和工艺制程的进步,设计的规模日益复杂庞大,开发人员也对SoC的智能布局和优化提出了更高要求。芯行纪围绕Smart、Speedy、Simple 的3S产品理念,持续专注于数字实现EDA产品的自主研发和创新。本次报告将着重分享芯行纪推出的结合了机器学习技术的多款数字实现EDA产品。
陶然,芯行纪资深业务总监,深耕于集成电路行业近20年,紧跟市场需求和行业变化,积累了丰富的EDA行业业务拓展和项目管理经验,与国内众多客户建立了良好关系。

15:30-16:00

Turbo-charge System Verification More+

  • 邢千龙,英诺达前端设计服务负责人More+
随着芯片规模及软件验证需求日益增加,软硬件联合验证在超大规模芯片的验证活动中占比越来越大,仿真加速,Emulation验证及FPGA原型验证带来的芯片验证效率提升日益重要。在前期推出的硬件仿真云平台基础上,英诺达隆重推出 MegaCitius® System Verification Studio,SVS是针对集成电路系统级芯片(SoC)及系统相关验证的超大规模异构平台。通过英诺达自主研发的验证流程和云平台,采用业界一流的硬件验证系统,配合专业的设计验证服务团队,SVS可以帮助芯片设计厂商快速构建跨平台验证环境,减少平台切换和环境搭建时间,加速验证仿真流程、降低研发成本、提高流片良率、缩短time-to-market。
在国内顶尖半导体公司任职多年,曾参与多款大规模芯片的仿真加速、Emulation验证及FPGA原型验证,参与系统的bring up及validation。开发兼容各类Emulator的验证工具及验证流程,对手机芯片、网络芯片、HPC芯片、AI芯片等拥有丰富的多平台联合验证经验。

16:00-16:30

企业级一站式IC设计研发云平台 More+

  • 张大成,速石科技高级解决方案技术顾问More+
速石科技一站式EDA研发云平台专注于为半导体企业用户提供基于EDA应用优化的研发云平台,通过本地+云端混合环境的灵活部署,降低IT构建架构的复杂度、助力EDA研发用户提升研发效率、有效控制综合使用成本,从而更敏捷地应对半导体行业变化。
张大成,上海速石信息科技有限公司高级解决方案技术顾问,多年半导体行业解决方案架构设计及EDA上云技术顾问咨询经验,服务支持国内外多家半导体企业IT-EDA云架构项目。

16:30-17:00

ZUKEN CR-8000在系统级封装设计中的应用 More+

  • 尹志,图研(上海)技术开发有限公司 高级应用工程师More+
后摩尔时代,传统的2D设计环境不能很好地支撑IC先进封装,存在不够直观、设计及定位效率低、设计周期长等诸多痛点。IC先进封装设计亟需3D技术。ZUKEN CR-8000 Design Force的全真3D功能,可以很好地支撑IC先进封装设计,可实时3D可视化、可操作,直观、高效地处理盲埋、3DIC等3D SiP设计,可根据仿真目的提前处理成3D模型数据、输出给CAE,省去传统仿真前的准备工作,大幅提升仿真效率,从源头减少了设计风险,缩短了产品设计周期,解决了传统3D研发环境下不能解决的系列难题,使IC先进封装设计更简单、更直观、更高效!
行业从业经验15年。在IC封装设计,PCB设计,系统级机电一体化设计,板级仿真验证,DFM可制造性等有着丰富的工程实施经验;从事过大型游戏机,车载电子,智能终端,高速通信等重大型项目,IC封装设计专家

17:00-17:20

基于Chiplet的超大规模异构计算平台,助力AIGC逐浪狂飙

  • 祝俊东,奇异摩尔产品及解决方案副总裁More+
奇异摩尔产品及解决方案副总裁,前恩智浦半导体智能识别市场产品负责人,带领产品线4年增长6倍;前Motorola研发负责人;毕业于上海交通大学微电子专业硕士 ,拥有16年+相关经验。

17:20-17:30

Lucky draw